Zuhause > Nachrichten > Branchen Nachrichten > Wie funktioniert die CMOS-Tech.....
Kundenkommentar
    Zertifizierungen
    Hot products
    Kontaktieren Sie uns
    Shenzhen Durham Technologie Co., Ltd.
    Tel .: 0086-755-2955 3391
    E-Mail: sales01@nightvisionsupplier.com
    E-Mail: sales02@nightvisionsupplier.com
    Wechat: Ella10086
    Fügen Sie hinzu: 201, Gebäude 1A, Qianwan yi Straße, Shenzhen und Hong Kong Cooperated Wirtschaftsbezirk, Shenzhen, Guangdong, PRC
    www.nightvisionsupplier.comJetzt Kontakt

    Nachrichten

    Wie funktioniert die CMOS-Technologie?

    • Autor:Durham-Technologie
    • Lassen Sie auf:2018-12-14

    "CMOS" bezieht sich sowohl auf einen bestimmten Stil eines digitalen Schaltungsdesigns als auch auf die Familie von Prozessen, die zur Implementierung dieser Schaltung auf integrierten Schaltungen (Chips) verwendet werden. CMOS-Schaltungen verbrauchen weniger Strom als Logikfamilien mit resistiven Lasten. Da dieser Vorteil immer größer und wichtiger geworden ist, dominieren CMOS-Prozesse und -Varianten. Daher ist die überwiegende Mehrheit der modernen Fertigung integrierter Schaltungen auf CMOS-Verfahren ausgerichtet.

    Komplementäre MOS-Prozesse wurden weitgehend implementiert und haben NMOS- und Bipolar-Prozesse für nahezu alle digitalen Logikanwendungen grundlegend ersetzt. Die CMOS-Technologie wurde für Nachtsichtbrillen verwendet. Unsere Nachtsichtbrille D-088 verwendet CMOS-Technologie und ist die leichteste und beste Qualität als eine normale Nachtsichtbrille.

    Der Hauptvorteil von CMOS-Technologie Technologie ist gegenüber anderen die viel geringere Verlustleistung.

    In der CMOS-Technologie werden sowohl N-Typ- als auch P-Typ-Transistoren verwendet, um Logikfunktionen zu entwerfen. Das gleiche Signal, das einen Transistor des einen Typs einschaltet, wird zum Ausschalten eines Transistors des anderen Typs verwendet. Diese Eigenschaft erlaubt die Konstruktion von Logikbausteinen, die nur einfache Schalter verwenden, ohne dass ein Pull-Up-Widerstand erforderlich ist.

    In CMOS-Logikgattern ist eine Sammlung von n-Typ-MOSFETs in einem Pull-Down-Netzwerk zwischen dem Ausgang und der Niederspannungsversorgungsschiene (Vss oder häufig Masse) angeordnet. Anstelle des Lastwiderstands von NMOS-Logikgattern weisen CMOS-Logikgatter eine Sammlung von p-Typ-MOSFETs in einem Pull-up-Netzwerk zwischen dem Ausgang und der Hochspannungsschiene (oft als Vdd bezeichnet) auf.

    Wenn also sowohl ein Transistor vom p-Typ als auch ein Transistor vom n-Typ mit dem gleichen Eingang verbunden sind, ist der MOSFET vom p-Typ eingeschaltet, wenn der MOSFET vom n-Typ ausgeschaltet ist, und umgekehrt. Die Netzwerke sind so angeordnet, dass eines für jedes Eingabemuster EIN und das andere AUS ist (siehe Abbildung unten).